• 成功使用電介質(zhì)納米立方體單層膜實(shí)現(xiàn)多層電容器結(jié)構(gòu)的薄型化
  
• 開發(fā)了一種使用石墨烯作為內(nèi)部電極代替?zhèn)鹘y(tǒng)金屬電極的層狀結(jié)構(gòu)
  
• 為多層陶瓷電容器的小型化做出貢獻(xiàn)
  

近年來，隨著智能手機(jī)、平板電腦等小型電子設(shè)備的性能迅速提高，這些設(shè)備內(nèi)置的電子元件需要進(jìn)一步小型化。 MLCC 是最重要的電子元件之一，目前每部智能手機(jī)大約使用 1,000 個 MLCC。 MLCC的內(nèi)部具有介電層和電極層交替層疊的結(jié)構(gòu)，為了縮小尺寸、提高性能，使各層變薄并增加層數(shù)是一個重要的開發(fā)挑戰(zhàn)。

為了實(shí)現(xiàn)MLCC的小型化并提高其性能，工業(yè)界和學(xué)術(shù)界正在研究使用介電層和電極層材料的各種組合來減薄和堆疊MLCC。 目前使用BTO作為介電層的MLCC，其層狀結(jié)構(gòu)是通過將作為介質(zhì)層的原料的BTO粉末和作為電極層的原料的金屬粉末交替層疊并在1000度以上的高溫下烘烤的工藝形成的。然而，電介質(zhì)層和電極層的厚度已經(jīng)不足1μm，接近原料粉末顆粒的尺寸（數(shù)百nm），并且電介質(zhì)層的絕緣性能因變薄而劣化等問題。以目前的原料粉末和層壓工藝，已接近進(jìn)一步薄型化的極限。 因此，面臨的挑戰(zhàn)是開發(fā)一種新的分層工藝技術(shù)，將介電層和電極層的厚度降低至納米級厚度，同時繼續(xù)細(xì)化用作原材料的BTO粉末并保持MLCC的可靠性。

日本產(chǎn)業(yè)技術(shù)綜合研究所（AIST）先進(jìn)功能材料研究所研究員Hiroki Itasaka、高級研究員劉軒、高級研究員Kenichi Mimura、Koichi Hamamoto開發(fā)了介電材料鈦酸鋇（BTO）立方單晶（納米立方）單層薄膜與多層石墨烯薄膜的交替層壓工藝技術(shù)。

開發(fā)的疊層結(jié)構(gòu)示意圖

在本研究開發(fā)的技術(shù)中，超薄層狀結(jié)構(gòu)是由尺寸約為20納米的BTO納米立方體二維排列的單層膜和厚度為2至3納米的多層石墨烯膜交替排列而成。該技術(shù)有望成為實(shí)現(xiàn)多層陶瓷電容器（MLCC）內(nèi)部介電層和電極層交替層壓結(jié)構(gòu)的大幅薄化的基礎(chǔ)技術(shù)。

在這項技術(shù)中，AIST專注于二維碳材料石墨烯的優(yōu)異導(dǎo)電性，并發(fā)明了一種通過將其與單層BTO納米立方體相結(jié)合，創(chuàng)建極薄電極層和介電層的交替層壓結(jié)構(gòu)的方法。通過交替重復(fù)將利用上述成膜技術(shù)生產(chǎn)的BTO納米立方體單層膜轉(zhuǎn)移到下電極基板上和將片狀多層石墨烯轉(zhuǎn)移到其上的過程，在其內(nèi)部形成類似于堆疊結(jié)構(gòu)的石墨烯層。可以制造BTO納米立方體單層膜交替層壓的MLCC/結(jié)構(gòu)。 圖1顯示了使用掃描透射電子顯微鏡觀察到的所制造的層狀結(jié)構(gòu)的橫截面照片。

圖1 本研究制備的石墨烯/BTO納米立方單層交替疊層結(jié)構(gòu)的截面觀察照片

從圖1可以看出，形成了厚度約為20 nm的均勻BTO納米立方介電層，并在其頂部沉積了厚度為2-3 nm的多層石墨烯層。 通過重復(fù)這個過程，成功地創(chuàng)建了一種單層 BTO 納米立方體和多層石墨烯交替堆疊的結(jié)構(gòu)。 在本次制作的交替層疊結(jié)構(gòu)中，與使用BTO作為介電層的MLCC內(nèi)部的傳統(tǒng)層疊結(jié)構(gòu)相比，介電層和電極層的厚度分別減少到1/10和1/100以下（介質(zhì)層和電極層的最小厚度均為數(shù)百納米））。 減小介電層和電極層的厚度對于減小MLCC的尺寸和提高性能至關(guān)重要，但這會導(dǎo)致電容器的可靠性下降的問題。 到目前為止，我們沒有使用傳統(tǒng)的金屬電極，而是使用厚度約為2至3納米的多層石墨烯作為電極層，而且已發(fā)現(xiàn)它可以減少由于電極材料滲透到 BTO 顆粒之間的間隙而引起的漏電流。 加上這種漏電流減少效果，此次開發(fā)的技術(shù)有望成為MLCC內(nèi)部多層結(jié)構(gòu)薄型化技術(shù)的突破。

?

日本產(chǎn)業(yè)技術(shù)綜合研究所（AIST）一直致力于開發(fā)作為MLCC介電層主要原料的微小BTO粉末的合成技術(shù)，以及由合成粉末形成薄膜的成膜技術(shù)。 到目前為止，已經(jīng)成功利用水熱法合成了納米尺寸的BTO立方單晶（納米立方體）（參考文獻(xiàn)1），我們也成功地利用水熱法合成了納米尺寸的BTO立方單晶（納米立方體）（參考文獻(xiàn)1).我們開發(fā)了一種成膜技術(shù)，可制造厚度約為20 nm的單層薄膜，其中BTO納米立方體以二維方式規(guī)則排列（參考文獻(xiàn)2）。 BTO納米立方體比一般的BTO納米顆粒具有更高的結(jié)晶度，即使在低于1000℃的相對較低的加工溫度下，也有望表現(xiàn)出優(yōu)異的介電性能。 此外，為了使用傳統(tǒng)的BTO粉末形成致密的薄膜，需要在高溫下進(jìn)行熱處理，但是通過規(guī)則地排列均勻尺寸和形狀的BTO納米立方體，可以進(jìn)行熱處理。還可以無需熱處理即可獲得致密的薄膜。 這次，為了將通過這些技術(shù)獲得的BTO納米立方單層膜用作MLCC內(nèi)部的介電層，AIST開發(fā)了一種將其與電極層交替堆疊的技術(shù)。

這項研究和開發(fā)得到了日本學(xué)術(shù)振興會（JSPS）科學(xué)研究補(bǔ)助金 JP20H02446（2020-2022）和新能源和產(chǎn)業(yè)技術(shù)綜合開發(fā)組織（NEDO）合同項目 JPNP20005（2021-2023）的支持。

AIST表示將繼續(xù)優(yōu)化熱處理等工藝，提高疊層結(jié)構(gòu)電容器的性能，通過開發(fā)可大規(guī)模生產(chǎn)的工藝，實(shí)現(xiàn)下一代工藝技術(shù)，從而實(shí)現(xiàn) MLCC 的大幅小型化和容量增加。

論文信息

出版物：Applied Physics Letters

論文標(biāo)題：Ultra-thin barium titanate nanocrystal monolayer capacitor with graphene electrode

作者：Hiroki Itasaka*, Zheng Liu, Ken-ichi Mimura, and Koichi Hamamoto
*Corresponding author

DOI：10.1063/5.0156549

參考

1. F. Dang, K. Mimura, K. Kato, H. Imai, S. Wada, H. Haneda, and M. Kuwabara,?Nanoscale,?4?1344 (2012).
2. H. Itasaka, K. Mimura, and K. Kato,?Nanomaterials,?8, 739, (2018).