在開發先進封裝的探索中，英特爾（Intel）將目光投向一種芯片襯底新材料：玻璃。
玻璃的剛性，以及較低的熱膨脹系數使其優于有機襯底，因為膨脹與翹曲的程度較小。根據英特爾院士、封裝與測試技術開拓總監 Pooya Tadayon 的說法，這些特性使得玻璃在工藝微縮時特別具備優勢，像是更低的間距。
Tadayon?表示：“利用玻璃襯底讓我們能導入一些有趣的功能，以及幾何形狀，以改善電力傳輸；該種材料也能催生超越 224G、甚至進入 448G 領域的高速二極管。”他補充指出，隨著工具與工藝的發展，以及需求的崛起，采用玻璃襯底是一個漸進的過程，而玻璃襯底與有機襯底將會共存，不是取代后者。
英特爾技術開發副總裁、封裝與測試技術開發整合總監Tom?Rucker
英特爾技術開發副總裁、封裝與測試技術開發整合總監Tom Rucker表示，在先進封裝的發展方向上，該公司已經從系統級單芯片（SoC）轉向系統級封裝（system-in-package）。
Rucker表示：“隨著我們將許多產品線轉向采用嵌入式多芯片互連橋接（EMIB）技術，現在這樣的轉變持續積極；我們也轉向 3D 互連，支持裸晶堆疊而且可以增加裸晶數量，實現更小的幾何形狀、更高的性能──都在單一封裝組件中。”
大規模封裝帶來的機械性挑戰，也促使英特爾擴展其相關能力。Tadayon就指出，襯底容易翹曲；而該公司晶圓代工部門先進封裝資深總監 Mark Gardner 補充，這使得將它們安裝到主機板上有困難，“因此我們發現，具備電路板組裝知識能為客戶帶來幫助，我們也能與電路板組裝廠商合作，為客戶提供無縫的流程。”
英特爾美國亞利桑那州先進封裝實驗室的員工正在進行封裝技術研發。(來源：英特爾)
持續推動封裝技術創新
英特爾新推出的產品，以及正在開發的產品包括：
- 在 2023 年稍早發表的 Max 系列數據中心繪圖處理器（GPU），利用了幾乎所有英特爾先進封裝技術的優勢，包括并排（side by?side）的 3D 堆疊，以及 EMIB；該組件內含 47 顆 5nm 工藝裸晶、1,000億個電晶體；
- 新一代 36微米（μm）間距 Foveros 系列 3D 堆疊封裝技術（間距已經從50μm演進為36μm、又到25μm），以及 Meteor Lake 處理器，預計 2023 年推出；
- 目標 2024 年量產的覆晶球閘陣列（flip-chip ball-grid-array，FCBGA）平臺，計劃將并排封裝尺寸擴大至 100mm，延伸中介層（middle?layers）并將間距縮小到 90μm 以下；
- 下一代互連，包括利用以玻璃為基礎的耦合──又名玻璃橋接技術（glass bridge）──以及整合式光波導實現的共同封裝光學組件(co-packaged optics)。
Tadayon 表示，玻璃橋接技術并不是要直接將光纖連接或黏合到硅芯片上，以避免重復加工；這種“獨特解決方案”可支持插拔，預計在2024年底量產。而Foveros芯片堆疊技術也將有進一步的發展，英特爾將繼續把間距微縮至9μm。
“著眼于下一代的技術，未來我們打算在產品中采用低于5μm的間距；”Tadayon表示：“我們將繼續提供一些新穎的架構，以及3D堆疊功能，讓架構師能以不同方式連結那些芯片，利用該平臺帶來的靈活性。”
英特爾院士、封裝與測試技術開拓總監Pooya?Tadayon
是什么推動這些技術創新？
Rucker 表示：“封裝技術在實現生態系統所有部門的運算功能方面扮演了關鍵角色，從高性能超級電腦到數據中心，再到邊緣運算，以及儲存、傳輸及根據數據采取移動的所有中間步驟；推動技術解決方案的主要指標是性能、微縮，以及成本。”
英特爾也還在調整其晶圓代工服務，并放棄了只提供“套餐”（all-or-nothing）的做法。Gardner 描述了該公司改版后的開放系統晶圓代工模式，提供更有彈性的、涵蓋整個產品制造生命周期──從產品規格到測試──的“單點”（à la carte）服務。
英特爾晶圓代工部門先進封裝資深總監Mark?Gardner
“以往你得采用我們所有的制造服務，否則就什么都沒有；”他解釋：“但這種方法就能滿足需求了，而且非常有彈性。”此外，測試現在可以在制造周期的較早期執行，這有助于節省成本。
“這一點如此重要的原因是，如果你看 Ponte Vecchio (數據中心 GPU Max 的代號)，它有將近 50 顆 Chipet 或 Tile；”Gardner 表示，“如果其中有一顆在最終測試時被發現不良，你就得丟掉所有其他的良好裸晶，還有真的非常昂貴的封裝。我們已經看到了可以取得更多最終測試內容的能力。”
文章來源：https://www.eet-china.com/news/202309149408.html
原文始發于微信公眾號（艾邦半導體網）：英特爾看好玻璃襯底，持續推動封裝技術創新